La carte horloge

     8.1 Principe

     Grâce à la génération des horloges par le logiciel cette carte est relativement simple.
Son rôle se borne pratiquement à mettre en forme les signaux d'horloges devant commander le CCD.

Schéma de mise en forme de l'horloge ÆP vers Æ1P et Æ2P

     Suivons le trajet du signal d'horloge ÆP produit par un bit de l'un des ports de la carte entrées-sorties. Le signal aboutit sur une série de portes NOR (circuit IC3). Ce type de montage a pour effet de produire deux horloges symétriques, Æ1P et Æ2P. Ce sont les deux phases du registre CCD. Lorsque Æ1P est à l'état haut, Æ2P est à l'état bas et vice-versa, A priori il aurait été possible d'utiliser un simple inverseur pour réaliser cette fonction, cependant le retard produit sur le signal d'horloge passant par l'inverseur serait à l'origine d'une asymétrie au niveau des fronts. Or il est souhaitable, d'après le constructeur, pour réaliser le transfert des charges dans de bonnes conditions que les croisements des horloges se fassent de manière précise. Thomson préconise un croisement des horloges à une amplitude de 70 à 100%, c'est-à-dire à leur niveau haut. Dans notre montage le temps de propagation, dans les portes pour les deux voies et la même (ou quasiment).

Le CCD est un circuit MOS et les horloges qui le commandent doivent répondre à certaines caractéristiques en particulier en ce qui concerne l'amplitude. Un circuit réalise l'adaptation des signaux TTL issus des portes logiques en signaux MOS : c'est le translateur 75365 (IC1). Celui-ci peut traiter quatre canaux d'horloge à la fois et il agit comme un inverseur (un signal au niveau haut à l'entrée se retrouve au niveau bas à la sortie). L'amplitude de l'horloge produite est réglable en ajustant la tension VÆP appliquée à la broche 1. Cette amplitude est de l'ordre de 10V pour la matrice TH7852 que nous avons. Les résistances R1 et R2 sont indispensables pour obtenir un couplage correct avec le CCD.

Remarque: Suivant le type et la longueur du câble de liaison entre le 75365 et le CCD, les valeurs de ces résistances doivent être ajustées pour obtenir un fonctionnement correct. Dans tous les cas il faut absolument éviter que ce câble soit trop long. Dans le cas contraire, les distorsions produites sur les signaux d'horloges sont susceptibles de produire un très mauvais fonctionnement du CCD.

Schéma de mise en forme de l'horloge ÆM vers Æ1M et Æ2M

Le traitement de l'horloge ÆM est identique àÆP.
Il y a en revanche une différence pour ÆL. La fréquence de cette horloge a un impact critique sur la vitesse de lecture du CCD car le registre horizontal constitue un véritable goulet d'étranglement. Nous avons vu qu'il était important de réaliser des cycles de nettoyage rapide du détecteur avant toute intégration en mode monocoup. Pour accélérer le transfert des charges lors de cette procédure, l'horloge ÆL est à ce moment produite par un oscillateur à quartz (Q1) plutôt que par le logiciel qui n'est pas assez rapide. L'oscillateur a une fréquence de 1MHz qui est ramenée à 500 KHz par le diviseur IC5 qui est une bascule JK avec J=K=1. Pour l'opération de numérisation, l'ordinateur reprend la main pour générer ÆL ; le choix d'un ÆL, généré par l'oscillateur de la carte ou par le programme, est fonction de l'état du signal G (Gate) produit par l'ordinateur. Si G est au niveau haut et si le bit produisant ÆL depuis l'ordinateur est au niveau bas, l'horloge est produite à la fréquence de 500 KHz depuis la carte. Si G est au niveau bas, l'horloge est créée par le programme. Pour le reste, la méthode de génération de Æ1L et de Æ2L est identique à celle de Æ1P, Æ2P, Æ1M et Æ2M (circuits IC3 et IC1).

Schéma de mise en forme de l'horloge ÆL vers Æ1L,Æ2L et ÆR

ÆR est fabriquée à partir de l'horloge Æ1L. Au front descendant de cette dernière, le monostable 74LS123 (IC6) crée une impulsion négative dont la largeur est réglable grâce au potentiomètre multitour RV1. La durée du niveau bas est réglée à environ 0,3 µs. Le circuit IC2 redresse ce signal de telle manière que son front montant coïncide avec celui de Æ2L.

Voici les différents Bits horloges du port
301h : Bit 1 :
Gate Bit 2 :
ÆM Bit 3 :
ÆL Bit 4 :
ÆP Bit 5 : Start convert


     8.2. Réalisation de la carte

     La carte se divise en réalité en deux cartes, une pour ÆM et ÆP et une autre pour ÆL et ÆR. Ces deux cartes sont réalisées en double face pour des simplifications de typons.

Carte Horloge ÆP et ÆM (Coté Cuivre)




Carte Horloge ÆP et ÆM (Coté Composants)



Implémentation des composants de la carte Horloge ÆP et ÆM



Carte Horloge ÆL et ÆR (Coté Cuivre)




Carte Horloge ÆL et ÆR (Coté Composants)



Implémentation des composants de la carte Horloge ÆL et ÆR

     8.3. Essais de la carte

     Pour contrôler le bon fonctionnement de la carte horloge il faut générer un chronogramme avec l'ordinateur et observer les signaux avec un oscilloscope, si possible sur deux voies. On ne connecte pas le capteur CCD dans cet essai.
On lance le programme suivant :

Program essai_horloge;
uses crt;
begin
repeat port[$301]:=14; %on met les bits de ÆM, ÆP, ÆL à 1 delay(1);
port[$301]:=0; % on met tous les bits à 0
delay(1);
until keypressed;
end.

Les horloges Æ1L et Æ2L doivent être en opposition de phase. On vérifie particulièrement la symétrie de ces deux signaux.
Ensuite on observe ÆR qui doit être à l'état haut pendant une durée de l'ordre de 0,3µs au front montant de Æ2L. Cette tension n'apparaît pas forcement au premier coup car le monostable IC6 n'est pas obligatoirement bien réglé, pour cela on lance le programme et on agit sur le potentiomètre RV1 afin de caler ÆR sur le front montant de Æ2L. La largeur de l'état haut n'est pas critique : environ 0,3 µs. On vérifie ensuite que les horloges Æ1P, Æ2P ainsi que Æ1M et Æ2M sont correctes. On note que l'amplitude de la tension est d'environ 10Volts.

Ensuite on lance le programme suivant afin de vérifier le bon fonctionnement du quartz :

Program essai_quartz;
uses crt;
begin
repeat
port[$301]:=5; %on met les bits de Gate et ÆL à 1
until keypressed;
end.

On doit observer un signal carré de fréquence 500KHz pour les horloges Æ1L et Æ2L. Si le signal n'est pas produit on vérifie que l'oscillateur génère une fréquence de 1MHz à l'entrée du diviseur par deux (IC5).